XC7Z100-2FFG900I – इंटिग्रेटेड सर्किट्स, एम्बेडेड, सिस्टम ऑन चिप (SoC)
उत्पादन गुणधर्म
| TYPE | वर्णन |
| श्रेणी | एकात्मिक सर्किट्स (ICs) |
| Mfr | AMD |
| मालिका | Zynq®-7000 |
| पॅकेज | ट्रे |
| उत्पादन स्थिती | सक्रिय |
| आर्किटेक्चर | MCU, FPGA |
| कोर प्रोसेसर | CoreSight™ सह Dual ARM® Cortex®-A9 MPCore™ |
| फ्लॅश आकार | - |
| रॅम आकार | 256KB |
| गौण | DMA |
| कनेक्टिव्हिटी | CANbus, EBI/EMI, इथरनेट, I²C, MMC/SD/SDIO, SPI, UART/USART, USB OTG |
| गती | 800MHz |
| प्राथमिक गुणधर्म | Kintex™-7 FPGA, 444K लॉजिक सेल |
| कार्यशील तापमान | -40°C ~ 100°C (TJ) |
| पॅकेज / केस | 900-BBGA, FCBGA |
| पुरवठादार डिव्हाइस पॅकेज | 900-FCBGA (31x31) |
| I/O ची संख्या | 212 |
| मूळ उत्पादन क्रमांक | XC7Z100 |
दस्तऐवज आणि मीडिया
| संसाधन प्रकार | लिंक |
| डेटाशीट | XC7Z030,35,45,100 डेटाशीट |
| उत्पादन प्रशिक्षण मॉड्यूल | टीआय पॉवर मॅनेजमेंट सोल्युशन्ससह पॉवरिंग सीरीज 7 Xilinx FPGAs |
| पर्यावरण माहिती | Xiliinx RoHS प्रमाणपत्र |
| वैशिष्ट्यीकृत उत्पादन | सर्व प्रोग्राम करण्यायोग्य Zynq®-7000 SoC |
| PCN डिझाइन/स्पेसिफिकेशन | मल्टी देव मटेरियल Chg 16/डिसेंबर/2019 |
| पीसीएन पॅकेजिंग | मल्टी डिव्हाइसेस 26/जून/2017 |
पर्यावरण आणि निर्यात वर्गीकरण
| विशेषता | वर्णन |
| RoHS स्थिती | ROHS3 अनुरूप |
| ओलावा संवेदनशीलता पातळी (MSL) | ४ (७२ तास) |
| पोहोच स्थिती | RECH अप्रभावित |
| ECCN | 3A991D |
| HTSUS | 8542.39.0001 |
SoC
मूलभूत SoC आर्किटेक्चर
ठराविक सिस्टम-ऑन-चिप आर्किटेक्चरमध्ये खालील घटक असतात:
- किमान एक मायक्रोकंट्रोलर (MCU) किंवा मायक्रोप्रोसेसर (MPU) किंवा डिजिटल सिग्नल प्रोसेसर (DSP), परंतु अनेक प्रोसेसर कोर असू शकतात.
- मेमरी RAM, ROM, EEPROM आणि फ्लॅश मेमरीपैकी एक किंवा अधिक असू शकते.
- वेळ नाडी सिग्नल प्रदान करण्यासाठी ऑसिलेटर आणि फेज-लॉक लूप सर्किटरी.
- काउंटर आणि टाइमर, पॉवर सप्लाय सर्किट्स असलेले परिधीय.
- यूएसबी, फायरवायर, इथरनेट, युनिव्हर्सल एसिंक्रोनस ट्रान्सीव्हर आणि सीरियल पेरिफेरल इंटरफेस इत्यादी कनेक्टिव्हिटीच्या विविध मानकांसाठी इंटरफेस.
- डिजिटल आणि ॲनालॉग सिग्नलमधील रूपांतरणासाठी ADC/DAC.
- व्होल्टेज रेग्युलेशन सर्किट्स आणि व्होल्टेज रेग्युलेटर.
SoCs च्या मर्यादा
सध्या, SoC कम्युनिकेशन आर्किटेक्चरची रचना तुलनेने परिपक्व आहे.बहुतेक चिप कंपन्या त्यांच्या चिप उत्पादनासाठी SoC आर्किटेक्चरचा वापर करतात.तथापि, व्यावसायिक ऍप्लिकेशन्स सूचना सह-अस्तित्व आणि अंदाजानुसार पाठपुरावा करत राहिल्यामुळे, चिपमध्ये एकत्रित केलेल्या कोरची संख्या वाढतच जाईल आणि बस-आधारित SoC आर्किटेक्चर्सना संगणनाच्या वाढत्या मागण्या पूर्ण करणे अधिक कठीण होईल.याचे मुख्य प्रकटीकरण आहेत
1. खराब स्केलेबिलिटी.soC सिस्टम डिझाइन सिस्टम आवश्यकता विश्लेषणासह सुरू होते, जे हार्डवेअर सिस्टममधील मॉड्यूल ओळखते.सिस्टम योग्यरित्या कार्य करण्यासाठी, चिपवरील SoC मधील प्रत्येक भौतिक मॉड्यूलची स्थिती तुलनेने निश्चित केली जाते.एकदा भौतिक रचना पूर्ण झाल्यानंतर, बदल करावे लागतील, जी प्रभावीपणे पुनर्रचना प्रक्रिया असू शकते.दुसरीकडे, बस आर्किटेक्चरवर आधारित SoCs प्रोसेसर कोरच्या संख्येत मर्यादित आहेत जे बस आर्किटेक्चरच्या अंतर्निहित लवाद संप्रेषण यंत्रणेमुळे विस्तारित केले जाऊ शकतात, म्हणजे प्रोसेसर कोरची फक्त एक जोडी एकाच वेळी संप्रेषण करू शकते.
2. एका विशेष यंत्रणेवर आधारित बस आर्किटेक्चरसह, SoC मधील प्रत्येक फंक्शनल मॉड्युल फक्त एकदा बसचे नियंत्रण मिळवल्यानंतर सिस्टीममधील इतर मॉड्यूल्सशी संवाद साधू शकते.एकंदरीत, जेव्हा एखादे मॉड्युल संप्रेषणासाठी बस लवादाचे अधिकार घेते, तेव्हा सिस्टीममधील इतर मॉड्युलने बस मोकळी होईपर्यंत प्रतीक्षा करावी.
3. सिंगल क्लॉक सिंक्रोनाइझेशन समस्या.बस संरचनेसाठी जागतिक समक्रमण आवश्यक आहे, तथापि, प्रक्रिया वैशिष्ट्य आकार लहान आणि लहान होत असताना, ऑपरेटिंग वारंवारता वेगाने वाढते, नंतर 10GHz पर्यंत पोहोचते, कनेक्शन विलंबामुळे होणारा परिणाम इतका गंभीर असेल की जागतिक घड्याळाच्या झाडाची रचना करणे अशक्य आहे. , आणि प्रचंड घड्याळ नेटवर्कमुळे, त्याचा वीज वापर चिपच्या एकूण वीज वापरापैकी बहुतेक भाग व्यापेल.
