XCVU9P-2FLGA2104I – एकात्मिक सर्किट्स, एम्बेडेड, FPGAs (फील्ड प्रोग्रामेबल गेट ॲरे)

ऑपरेशनचे तत्त्व:
FPGAs लॉजिक सेल ॲरे (LCA) सारखी संकल्पना वापरतात, ज्यामध्ये अंतर्गत तीन भाग असतात: कॉन्फिगर करण्यायोग्य लॉजिक ब्लॉक (CLB), इनपुट आउटपुट ब्लॉक (IOB) आणि अंतर्गत इंटरकनेक्ट.फील्ड प्रोग्रामेबल गेट ॲरे (FPGAs) पारंपारिक लॉजिक सर्किट्स आणि गेट ॲरे जसे की PAL, GAL आणि CPLD डिव्हाइसेसपेक्षा वेगळ्या आर्किटेक्चरसह प्रोग्राम करण्यायोग्य डिव्हाइस आहेत.FPGA चे लॉजिक प्रोग्राम केलेल्या डेटासह अंतर्गत स्टॅटिक मेमरी सेल लोड करून लागू केले जाते, मेमरी सेलमध्ये संग्रहित मूल्ये लॉजिक सेलचे लॉजिक फंक्शन आणि मॉड्यूल्स एकमेकांशी किंवा I/ शी कशा प्रकारे जोडलेले आहेत हे निर्धारित करतात. ओ.मेमरी सेलमध्ये साठवलेली मूल्ये लॉजिक सेलचे लॉजिकल फंक्शन आणि मॉड्यूल्स एकमेकांशी किंवा I/Os ला जोडलेले असतात आणि शेवटी FPGA मध्ये अंमलात आणता येणारी फंक्शन्स, जे अमर्यादित प्रोग्रामिंगला अनुमती देते हे ठरवतात. .

चिप डिझाइन:
इतर प्रकारच्या चिप डिझाइनच्या तुलनेत, एफपीजीए चिप्ससाठी सामान्यतः उच्च थ्रेशोल्ड आणि अधिक कठोर मूलभूत डिझाइन प्रवाह आवश्यक असतो.विशेषतः, डिझाइन FPGA स्कीमॅटिकशी जवळून जोडलेले असावे, जे विशेष चिप डिझाइनच्या मोठ्या प्रमाणावर परवानगी देते.C मध्ये मॅटलॅब आणि विशेष डिझाइन अल्गोरिदम वापरून, सर्व दिशांमध्ये एक गुळगुळीत परिवर्तन साध्य करणे शक्य झाले पाहिजे आणि अशा प्रकारे ते सध्याच्या मुख्य प्रवाहातील चिप डिझाइन विचारसरणीशी सुसंगत असल्याची खात्री करा.असे असल्यास, वापरण्यायोग्य आणि वाचण्यायोग्य चिप डिझाइन सुनिश्चित करण्यासाठी घटकांचे व्यवस्थित एकत्रीकरण आणि संबंधित डिझाइन भाषेवर लक्ष केंद्रित करणे आवश्यक आहे.FPGAs चा वापर बोर्ड डीबगिंग, कोड सिम्युलेशन आणि इतर संबंधित डिझाइन ऑपरेशन्स सक्षम करतो की सध्याचा कोड एका प्रकारे लिहिला गेला आहे आणि डिझाइन सोल्यूशन विशिष्ट डिझाइन आवश्यकता पूर्ण करते.या व्यतिरिक्त, प्रोजेक्ट डिझाइन आणि चिप ऑपरेशनची प्रभावीता ऑप्टिमाइझ करण्यासाठी डिझाइन अल्गोरिदमला प्राधान्य दिले पाहिजे.डिझायनर म्हणून, पहिली पायरी म्हणजे विशिष्ट अल्गोरिदम मॉड्यूल तयार करणे ज्याशी चिप कोड संबंधित आहे.याचे कारण असे की पूर्व-डिझाइन केलेला कोड अल्गोरिदमची विश्वासार्हता सुनिश्चित करण्यात मदत करतो आणि एकूण चिप डिझाइनला लक्षणीयरीत्या अनुकूल करतो.संपूर्ण बोर्ड डीबगिंग आणि सिम्युलेशन चाचणीसह, संपूर्ण चिप स्त्रोतावर डिझाइन करण्यासाठी आणि विद्यमान हार्डवेअरची एकूण रचना ऑप्टिमाइझ करण्यासाठी लागणारा सायकल वेळ कमी करणे शक्य आहे.हे नवीन उत्पादन डिझाइन मॉडेल अनेकदा वापरले जाते, उदाहरणार्थ, गैर-मानक हार्डवेअर इंटरफेस विकसित करताना.

FPGA डिझाइनमधील मुख्य आव्हान म्हणजे हार्डवेअर प्रणाली आणि तिच्या अंतर्गत संसाधनांशी परिचित होणे, डिझाइन भाषा घटकांचे प्रभावी समन्वय सक्षम करते याची खात्री करणे आणि प्रोग्रामची वाचनीयता आणि उपयोग सुधारणे.हे डिझायनरवर उच्च मागणी देखील ठेवते, ज्यांना आवश्यकता पूर्ण करण्यासाठी एकाधिक प्रकल्पांमध्ये अनुभव घेणे आवश्यक आहे.

 प्रकल्पाची अंतिम पूर्णता सुनिश्चित करण्यासाठी, प्रकल्पाच्या वास्तविक परिस्थितीवर आधारित समस्येचे निराकरण करण्यासाठी आणि FPGA ऑपरेशनची कार्यक्षमता सुधारण्यासाठी अल्गोरिदम डिझाइनमध्ये वाजवीपणावर लक्ष केंद्रित करणे आवश्यक आहे.अल्गोरिदम निश्चित केल्यानंतर, कोड डिझाइनची सोय करण्यासाठी, मॉड्यूल तयार करण्यासाठी वाजवी असावी.कार्यक्षमता आणि विश्वासार्हता सुधारण्यासाठी कोड डिझाइनमध्ये पूर्व-डिझाइन केलेला कोड वापरला जाऊ शकतो.ASICs च्या विपरीत, FPGAs चे विकास चक्र लहान असते आणि हार्डवेअरची रचना बदलण्यासाठी डिझाइन आवश्यकतांसह एकत्र केले जाऊ शकते, जे कंपन्यांना नवीन उत्पादने लवकर लॉन्च करण्यास आणि संप्रेषण प्रोटोकॉल परिपक्व नसताना गैर-मानक इंटरफेस विकासाच्या गरजा पूर्ण करण्यास मदत करू शकतात.