उत्पादन गुणधर्म

इंटेलने 3D चिप तपशील उघड केले: 100 अब्ज ट्रान्झिस्टर स्टॅक करण्यास सक्षम, 2023 मध्ये लॉन्च करण्याची योजना आहे

3D स्टॅक केलेली चिप ही CPU, GPU आणि AI प्रोसेसरची घनता नाटकीयरीत्या वाढवण्यासाठी चिपमध्ये लॉजिक घटक स्टॅक करून मूरच्या कायद्याला आव्हान देण्यासाठी इंटेलची नवीन दिशा आहे.चिप प्रक्रिया थांबत असताना, कार्यप्रदर्शन सुधारणे सुरू ठेवण्याचा हा एकमेव मार्ग असू शकतो.

अलीकडेच, इंटेलने सेमीकंडक्टर इंडस्ट्री कॉन्फरन्स हॉट चिप्स 34 मध्ये आगामी मेटियर लेक, एरो लेक आणि लुनर लेक चिप्ससाठी त्याच्या 3D फोवेरोस चिप डिझाइनचे नवीन तपशील सादर केले.

अलीकडील अफवांनी असे सुचवले आहे की इंटेलचा GPU टाइल/चिपसेट TSMC 3nm नोडवरून 5nm नोडवर स्विच करण्याच्या गरजेमुळे Intel च्या Meteor Lake ला उशीर होईल.इंटेलने अद्याप जीपीयूसाठी वापरल्या जाणाऱ्या विशिष्ट नोडबद्दल माहिती सामायिक केलेली नाही, कंपनीच्या प्रतिनिधीने सांगितले की GPU घटकासाठी नियोजित नोड बदललेला नाही आणि प्रोसेसर 2023 मध्ये ऑन-टाइम रिलीज होण्याच्या मार्गावर आहे.

विशेष म्हणजे, यावेळी इंटेल त्याच्या मेटियर लेक चिप्स तयार करण्यासाठी वापरल्या जाणाऱ्या चार घटकांपैकी फक्त एक (CPU भाग) तयार करेल - TSMC इतर तीन तयार करेल.उद्योग सूत्रांनी नमूद केले की GPU टाइल TSMC N5 (5nm प्रक्रिया) आहे.

Intel ने Meteor Lake प्रोसेसरच्या नवीनतम प्रतिमा शेअर केल्या आहेत, ज्यात Intel च्या 4 प्रोसेस नोड (7nm प्रक्रिया) वापरल्या जातील आणि सहा मोठे कोर आणि दोन लहान कोर असलेले मोबाईल प्रोसेसर म्हणून प्रथम बाजारात येतील.Meteor Lake आणि Arrow Lake चिप्स मोबाईल आणि डेस्कटॉप PC मार्केटच्या गरजा पूर्ण करतात, तर Lunar Lake पातळ आणि हलक्या नोटबुकमध्ये वापरला जाईल, 15W आणि त्याहून कमी मार्केट कव्हर करेल.

पॅकेजिंग आणि इंटरकनेक्ट्समधील प्रगती आधुनिक प्रोसेसरचा चेहरा वेगाने बदलत आहे.दोन्ही आता अंतर्निहित प्रक्रिया नोड तंत्रज्ञानाइतकेच महत्त्वाचे आहेत - आणि काही मार्गांनी निर्विवादपणे अधिक महत्त्वाचे आहेत.

सोमवारी इंटेलच्या अनेक खुलासे त्याच्या 3D फोवेरोस पॅकेजिंग तंत्रज्ञानावर केंद्रित आहेत, जे ग्राहक बाजारासाठी त्याच्या मेटियर लेक, एरो लेक आणि लुनर लेक प्रोसेसरसाठी आधार म्हणून वापरले जाईल.हे तंत्रज्ञान इंटेलला फोवेरोस इंटरकनेक्टसह युनिफाइड बेस चिपवर लहान चिप्स उभ्या स्टॅक करण्यास अनुमती देते.इंटेल त्याच्या Ponte Vecchio आणि Rialto Bridge GPUs आणि Agilex FPGAs साठी Foveros देखील वापरत आहे, त्यामुळे कंपनीच्या पुढच्या पिढीतील अनेक उत्पादनांसाठी ते अंतर्निहित तंत्रज्ञान मानले जाऊ शकते.

इंटेलने यापूर्वी 3D फोवेरोस आपल्या कमी-आवाजातील लेकफिल्ड प्रोसेसरवर बाजारात आणले आहे, परंतु 4-टाइल उल्का तलाव आणि जवळजवळ 50-टाइल पॉन्टे वेचिओ या तंत्रज्ञानासह मोठ्या प्रमाणात उत्पादित केलेल्या कंपनीच्या पहिल्या चिप्स आहेत.एरो लेक नंतर, इंटेल नवीन UCI इंटरकनेक्टमध्ये संक्रमण करेल, जे त्याला प्रमाणित इंटरफेस वापरून चिपसेट इकोसिस्टममध्ये प्रवेश करण्यास अनुमती देईल.

Intel ने उघड केले आहे की ते निष्क्रिय फोवेरोस इंटरमीडिएट लेयर/बेस टाइलच्या शीर्षस्थानी चार उल्का लेक चिपसेट (ज्याला इंटेलच्या भाषेत "टाईल्स/टाइल" म्हणतात) ठेवतील.मेटियर लेकमधील बेस टाइल लेकफिल्डमधील टाइलपेक्षा वेगळी आहे, जी एका अर्थाने एसओसी मानली जाऊ शकते.3D फोवेरोस पॅकेजिंग तंत्रज्ञान सक्रिय मध्यस्थ स्तराला देखील समर्थन देते.इंटेल म्हणते की ते फोवेरोस इंटरपोजर लेयर तयार करण्यासाठी कमी-किमतीची आणि कमी-पॉवर ऑप्टिमाइझ केलेली 22FFL प्रक्रिया (लेकफिल्ड सारखी) वापरते.इंटेल त्याच्या फाउंड्री सेवांसाठी या नोडचे अद्ययावत 'Intel 16′ प्रकार देखील ऑफर करते, परंतु Meteor Lake बेस टाइलची कोणती आवृत्ती Intel वापरेल हे स्पष्ट नाही.

इंटेल या मध्यस्थ स्तरावर इंटेल 4 प्रक्रियांचा वापर करून कॉम्प्युट मॉड्यूल्स, I/O ब्लॉक्स, SoC ब्लॉक्स आणि ग्राफिक्स ब्लॉक्स (GPUs) स्थापित करेल.या सर्व युनिट्सची रचना इंटेलने केली आहे आणि ते इंटेल आर्किटेक्चर वापरतात, परंतु TSMC त्यांच्यातील I/O, SoC आणि GPU ब्लॉक्सचे OEM करेल.याचा अर्थ इंटेल फक्त CPU आणि Foveros ब्लॉक्स तयार करेल.

उद्योग स्रोत लीक करतात की I/O डाय आणि SoC TSMC च्या N6 प्रक्रियेवर बनवले जातात, तर tGPU TSMC N5 वापरते.(हे लक्षात घेण्यासारखे आहे की इंटेल I/O टाइलला 'I/O विस्तारक' किंवा IOE म्हणून संदर्भित करते)

फोवेरोस रोडमॅपवरील भविष्यातील नोड्समध्ये 25 आणि 18-मायक्रॉन पिच समाविष्ट आहेत.Intel म्हणते की हायब्रिड बॉन्डेड इंटरकनेक्ट्स (HBI) वापरून भविष्यात 1-मायक्रॉन बंप स्पेसिंग साध्य करणे सैद्धांतिकदृष्ट्या देखील शक्य आहे.