नवीन मूळ XC18V04VQG44C स्पॉट स्टॉक FPGA फील्ड प्रोग्रामेबल गेट ॲरे लॉजिक IC चिप इंटिग्रेटेड सर्किट्स
उत्पादन गुणधर्म
| TYPE | वर्णन |
| श्रेणी | एकात्मिक सर्किट्स (ICs) |
| Mfr | AMD Xilinx |
| मालिका | - |
| पॅकेज | ट्रे |
| उत्पादन स्थिती | अप्रचलित |
| प्रोग्राम करण्यायोग्य प्रकार | सिस्टम प्रोग्रामेबल मध्ये |
| मेमरी आकार | 4Mb |
| व्होल्टेज - पुरवठा | 3V ~ 3.6V |
| कार्यशील तापमान | 0°C ~ 70°C |
| माउंटिंग प्रकार | पृष्ठभाग माउंट |
| पॅकेज / केस | 44-TQFP |
| पुरवठादार डिव्हाइस पॅकेज | 44-VQFP (10×10) |
| मूळ उत्पादन क्रमांक | XC18V04 |
दस्तऐवज आणि मीडिया
| स्त्रोत प्रकार | लिंक |
| डेटाशीट | XC18V00 मालिका |
| पर्यावरण माहिती | Xiliinx RoHS प्रमाणपत्र |
| PCN अप्रचलितता/ EOL | एकाधिक उपकरणे 01/जून/2015 |
| PCN भाग स्थिती बदला | 25/एप्रिल/2016 रोजी भाग पुन्हा सक्रिय केले |
| HTML डेटाशीट | XC18V00 मालिका |
पर्यावरण आणि निर्यात वर्गीकरण
| विशेषता | वर्णन |
| RoHS स्थिती | ROHS3 अनुरूप |
| ओलावा संवेदनशीलता पातळी (MSL) | ३ (१६८ तास) |
| पोहोच स्थिती | RECH अप्रभावित |
| ECCN | 3A991B1B1 |
| HTSUS | 8542.32.0071 |
अतिरिक्त संसाधने
| विशेषता | वर्णन |
| मानक पॅकेज | 160 |
Xilinx मेमरी - FPGAs साठी कॉन्फिगरेशन प्रोम्स
Xilinx इन-सिस्टम प्रोग्रामेबल कॉन्फिगरेशन PROMs (चित्र 1) च्या XC18V00 मालिका सादर करते.या 3.3V फॅमिलीमधील उपकरणांमध्ये 4-मेगाबिट, 2-मेगाबिट, 1-मेगाबिट आणि 512-किलोबिट PROM समाविष्ट आहे जे Xilinx FPGA कॉन्फिगरेशन बिटस्ट्रीम्स पुनर्प्रोग्रामिंग आणि संचयित करण्यासाठी एक सुलभ-टाऊस, किफायतशीर पद्धत प्रदान करते.
जेव्हा FPGA मास्टर सीरियल मोडमध्ये असते, तेव्हा ते एक कॉन्फिगरेशन घड्याळ तयार करते जे PROM चालवते.CE आणि OE सक्षम केल्यानंतर थोडा वेळ, डेटा FPGA DIN पिनशी कनेक्ट केलेल्या PROM DATA (D0) पिनवर उपलब्ध आहे.प्रत्येक वाढत्या घड्याळाच्या काठावर नवीन डेटा थोड्या वेळाने उपलब्ध होतो.कॉन्फिगरेशन पूर्ण करण्यासाठी FPGA योग्य संख्येने घड्याळ डाळी तयार करते.जेव्हा FPGA स्लेव्ह सिरियल मोडमध्ये असते, तेव्हा PROM आणि FPGA बाह्य घड्याळाद्वारे घड्याळात असतात.
जेव्हा FPGA मास्टर सिलेक्ट MAP मोडमध्ये असते, तेव्हा FPGA एक कॉन्फिगरेशन घड्याळ तयार करते जे PROM चालवते.जेव्हा FPGA स्लेव्ह पॅरलल किंवा स्लेव्ह सिलेक्ट MAP मोडमध्ये असते, तेव्हा बाह्य ऑसिलेटर कॉन्फिगरेशन घड्याळ तयार करतो जे PROM आणि FPGA चालवते.CE आणि OE सक्षम केल्यानंतर, डेटा PROM च्या डेटा (D0-D7) पिनवर उपलब्ध होतो.प्रत्येक वाढत्या घड्याळाच्या काठावर नवीन डेटा थोड्या वेळाने उपलब्ध होतो.डेटा CCLK च्या खालील वाढत्या काठावर FPGA मध्ये क्लॉक केला जातो.स्लेव्ह पॅरलल किंवा स्लेव्ह सिलेक्ट एमएपी मोडमध्ये फ्री-रनिंग ऑसिलेटर वापरला जाऊ शकतो.
खालील उपकरणाचे CE इनपुट चालविण्यासाठी CEO आउटपुट वापरून अनेक उपकरणे कॅस्केड केली जाऊ शकतात.या साखळीतील सर्व PROM चे घड्याळ इनपुट आणि डेटा आउटपुट एकमेकांशी जोडलेले आहेत.सर्व उपकरणे सुसंगत आहेत आणि कुटुंबातील इतर सदस्यांसह किंवा XC17V00 एक-वेळ प्रोग्राम करण्यायोग्य सीरियल PROM कुटुंबासह कॅस्केड केली जाऊ शकतात.
