XC2C256-7TQG144C QFP144 xilinx चिप्स 1.8V इनपुट-आउटपुट प्रमाण 118 FLASH PLD IC इलेक्ट्रॉनिक

उत्पादन गुणधर्म

उत्पादन माहिती त्रुटीचा अहवाल द्या

तत्सम पहा

दस्तऐवज आणि मीडिया

पर्यावरण आणि निर्यात वर्गीकरण

 कॉम्प्लेक्स प्रोग्रामेबल लॉजिक डिव्हाईस (CPLD) हे लॉजिक डिव्हाईस आहे ज्यामध्ये पूर्णपणे प्रोग्राम करण्यायोग्य AND/OR ॲरे आणि मॅक्रोसेल असतात.मॅक्रोसेल हे सीपीएलडीचे मुख्य बिल्डिंग ब्लॉक्स आहेत, ज्यात जटिल लॉजिक ऑपरेशन्स आणि डिसजंक्टीव्ह नॉर्मल फॉर्म एक्सप्रेशन्स लागू करण्यासाठी लॉजिक असतात.आणि/किंवा ॲरे पूर्णपणे रीप्रोग्राम करण्यायोग्य आहेत आणि विविध लॉजिक फंक्शन्स करण्यासाठी जबाबदार आहेत.मॅक्रोसेलची व्याख्या अनुक्रमिक किंवा संयोजन तर्कशास्त्र करण्यासाठी जबाबदार कार्यात्मक ब्लॉक्स म्हणून देखील केली जाऊ शकते.

 प्रोग्रामेबल लॉजिक ॲरे (पीएलए) आणि प्रोग्रामेबल ॲरे लॉजिक (पीएएल) सारख्या पूर्वीच्या लॉजिक उपकरणांच्या तुलनेत एक जटिल प्रोग्राम करण्यायोग्य लॉजिक डिव्हाइस हे एक नाविन्यपूर्ण उत्पादन आहे.पूर्वीची लॉजिक उपकरणे प्रोग्राम करण्यायोग्य नव्हती, त्यामुळे अनेक लॉजिक चिप्स एकत्र करून लॉजिक तयार केले गेले.CPLD मध्ये PALs आणि फील्ड-प्रोग्रामेबल गेट ॲरे (FPGAs) मधील एक जटिलता आहे.यात PALs आणि FPGAs दोन्हीची वास्तुशिल्प वैशिष्ट्ये देखील आहेत.सीपीएलडी आणि एफपीजीएमधील मुख्य आर्किटेक्चरल फरक म्हणजे एफपीजीए लुकअप टेबलवर आधारित आहेत, तर सीपीएलडी सी-ऑफ-गेट्सवर आधारित आहेत.

CPLDs आणि FPGAs ची सामान्य वैशिष्ट्ये अशी आहेत की त्या दोघांमध्ये मोठ्या संख्येने गेट्स आणि तर्कासाठी लवचिक तरतुदी आहेत.तर CPLDs आणि PALs मधील सामान्य वैशिष्ट्यांमध्ये गैर-अस्थिर कॉन्फिगरेशन मेमरी समाविष्ट आहे.CPLDs हे प्रोग्रॅम करण्यायोग्य लॉजिक उपकरणांच्या बाजारपेठेतील नेते आहेत, ज्यांना प्रगत प्रोग्रामिंग, कमी किमतीचे, अस्थिर आणि वापरण्यास सोपे असे अनेक फायदे आहेत.

 एजटिल प्रोग्राम करण्यायोग्य लॉजिक डिव्हाइस(CPLD) आहे एकप्रोग्राम करण्यायोग्य लॉजिक डिव्हाइसच्या दरम्यान जटिलतेसहपालआणिFPGAs, आणि दोन्हीची वास्तुशिल्प वैशिष्ट्ये.सीपीएलडीचा मुख्य बिल्डिंग ब्लॉक आहे एमॅक्रोसेल, ज्यामध्ये लॉजिक अंमलबजावणी समाविष्ट आहेविच्छेदक सामान्य फॉर्मअभिव्यक्ती आणि अधिक विशेष लॉजिक ऑपरेशन्स.

वैशिष्ट्ये[सुधारणे]

CPLD वैशिष्ट्ये काही समान आहेतपाल:

• नॉन-अस्थिर कॉन्फिगरेशन मेमरी.अनेक FPGA च्या विपरीत, बाह्य कॉन्फिगरेशनरॉमआवश्यक नाही, आणि CPLD सिस्टम स्टार्ट-अपवर लगेच कार्य करू शकते.
• बऱ्याच लीगेसी CPLD उपकरणांसाठी, रूटिंग बहुतेक लॉजिक ब्लॉक्सना बाह्य पिनशी कनेक्ट केलेले इनपुट आणि आउटपुट सिग्नल मर्यादित करते, अंतर्गत स्टेट स्टोरेज आणि खोल स्तरित लॉजिकच्या संधी कमी करते.हे सहसा मोठ्या CPLDs आणि नवीन CPLD उत्पादन कुटुंबांसाठी एक घटक नाही.

इतर वैशिष्ट्ये सामाईक आहेतFPGAs:

• मोठ्या संख्येने गेट्स उपलब्ध.CPLDs मध्ये सामान्यत: हजारो ते हजारो च्या समतुल्य असतेलॉजिक गेट्स, माफक प्रमाणात क्लिष्ट डेटा प्रोसेसिंग उपकरणांच्या अंमलबजावणीला अनुमती देते.PAL मध्ये सामान्यत: काही शंभर गेट समतुल्य असतात, तर FPGAs सामान्यत: हजारो ते अनेक दशलक्षांपर्यंत असतात.
• तर्कासाठी काही तरतुदी पेक्षा अधिक लवचिक आहेतउत्पादनाची बेरीजअभिव्यक्ती, मॅक्रो सेलमधील क्लिष्ट अभिप्राय मार्ग आणि विविध सामान्यतः वापरल्या जाणाऱ्या फंक्शन्सच्या अंमलबजावणीसाठी विशेष तर्कशास्त्र, जसे कीपूर्णांक अंकगणित.

मोठ्या CPLD आणि लहान FPGA मधील सर्वात लक्षणीय फरक म्हणजे CPLD मध्ये ऑन-चिप नॉन-व्होलॅटाइल मेमरीची उपस्थिती, जी CPLDs वापरण्यास अनुमती देते "बूट लोडर” फंक्शन्स, त्यांचे स्वतःचे कायमस्वरूपी प्रोग्राम स्टोरेज नसलेल्या इतर उपकरणांवर नियंत्रण सोपवण्यापूर्वी.नॉन-व्होलॅटाइल मेमरीमधून FPGA साठी कॉन्फिगरेशन डेटा लोड करण्यासाठी CPLD वापरले जाते हे एक चांगले उदाहरण आहे.^[१]

भेद[सुधारणे]

CPLDs हे त्यांच्या आधीच्या अगदी लहान उपकरणांमधून उत्क्रांतीचे पाऊल होते,पीएलए(प्रथम द्वारे पाठवलेसिग्नेटिक्स), आणिपाल.या बदल्यात आधी होतेमानक तर्कशास्त्रउत्पादने, ज्यामध्ये प्रोग्रामेबिलिटी नाही आणि अनेक मानक लॉजिक चिप्स (किंवा त्यापैकी शेकडो) एकत्र जोडून लॉजिक फंक्शन्स तयार करण्यासाठी वापरली गेली (सामान्यत: मुद्रित सर्किट बोर्ड किंवा बोर्डवर वायरिंगसह, परंतु काहीवेळा, विशेषतः प्रोटोटाइपिंगसाठी, वापरूनवायर ओघवायरिंग).

FPGA आणि CPLD डिव्हाइस आर्किटेक्चरमधील मुख्य फरक म्हणजे CPLDs अंतर्गत आधारावरपहा टेबल(LUTs) तर FPGA वापरताततर्कशास्त्र अवरोध.