मेरिलचिप नवीन आणि मूळ स्टॉकमधील इलेक्ट्रॉनिक घटक इंटिग्रेटेड सर्किट IC DS90UB928QSQX/NOPB
उत्पादन गुणधर्म
| TYPE | वर्णन |
| श्रेणी | एकात्मिक सर्किट्स (ICs) |
| Mfr | टेक्सास इन्स्ट्रुमेंट्स |
| मालिका | ऑटोमोटिव्ह, AEC-Q100 |
| पॅकेज | टेप आणि रील (TR) कट टेप (CT) Digi-Reel® |
| SPQ | 250 T&R |
| उत्पादन स्थिती | सक्रिय |
| कार्य | Deserializer |
| डेटा दर | 2.975Gbps |
| इनपुट प्रकार | FPD-लिंक III, LVDS |
| आउटपुट प्रकार | LVDS |
| इनपुटची संख्या | 1 |
| आउटपुटची संख्या | 13 |
| व्होल्टेज - पुरवठा | 3V ~ 3.6V |
| कार्यशील तापमान | -40°C ~ 105°C (TA) |
| माउंटिंग प्रकार | पृष्ठभाग माउंट |
| पॅकेज / केस | 48-WFQFN उघड पॅड |
| पुरवठादार डिव्हाइस पॅकेज | 48-WQFN (7x7) |
| मूळ उत्पादन क्रमांक | DS90UB928 |
1.
FPDLINK ही TI द्वारे डिझाइन केलेली हाय-स्पीड डिफरेंशियल ट्रान्समिशन बस आहे, जी मुख्यत्वे कॅमेरा आणि डिस्प्ले डेटा यांसारखा इमेज डेटा प्रसारित करण्यासाठी वापरली जाते.720P@60fps प्रतिमा प्रसारित करणाऱ्या ओळींच्या मूळ जोडीपासून ते 1080P@60fps प्रसारित करण्याच्या वर्तमान क्षमतेपर्यंत, त्यानंतरच्या चिप्स अगदी उच्च प्रतिमा रिझोल्यूशनला समर्थन देत, मानक सतत विकसित होत आहे.ट्रान्समिशन अंतर देखील खूप लांब आहे, सुमारे 20m पर्यंत पोहोचते, जे ऑटोमोटिव्ह ऍप्लिकेशन्ससाठी आदर्श बनवते.
FPDLINK मध्ये हाय-स्पीड इमेज डेटा आणि नियंत्रण डेटाचा एक छोटासा भाग प्रसारित करण्यासाठी हाय-स्पीड फॉरवर्ड चॅनेल आहे.रिव्हर्स कंट्रोल माहितीच्या प्रसारणासाठी तुलनेने कमी-वेगवान मागास चॅनेल देखील आहे.फॉरवर्ड आणि बॅकवर्ड कम्युनिकेशन्स एक द्वि-दिशात्मक नियंत्रण चॅनेल बनवतात, ज्यामुळे FPDLINK मधील I2C च्या हुशार डिझाइनची चर्चा या पेपरमध्ये केली जाईल.
FPDLINK चा वापर सिरीयलायझर आणि डिसिरियलायझरसह एकत्र जोडला जातो, CPU अनुप्रयोगाच्या आधारावर सीरिअलायझर किंवा डिसिरियलायझरशी कनेक्ट केले जाऊ शकते.उदाहरणार्थ, कॅमेरा ऍप्लिकेशनमध्ये, कॅमेरा सेन्सर सीरिअलायझरला जोडतो आणि डिसिरियलायझरला डेटा पाठवतो, तर CPU ला डिसिरिलायझरकडून पाठवलेला डेटा प्राप्त होतो.डिस्प्ले ॲप्लिकेशनमध्ये, सीपीयू सीरिलायझरला डेटा पाठवतो आणि डिसिरियलायझरला सीरियलायझरकडून डेटा मिळतो आणि तो डिस्प्लेसाठी एलसीडी स्क्रीनवर पाठवतो.
2.
CPU चे i2c नंतर सीरिलायझर किंवा deserializer च्या i2c शी जोडले जाऊ शकते.FPDLINK चिप CPU द्वारे पाठविलेली I2C माहिती प्राप्त करते आणि FPDLINK द्वारे I2C माहिती दुसऱ्या टोकाला प्रसारित करते.जसे आपल्याला माहित आहे, i2c प्रोटोकॉलमध्ये, SDA SCL द्वारे समक्रमित केले जाते.सामान्य ऍप्लिकेशन्समध्ये, डेटा SCL च्या वाढत्या काठावर लॅच केला जातो, ज्यासाठी SCL च्या घसरत्या काठावरील डेटासाठी मास्टर किंवा स्लेव्ह तयार असणे आवश्यक आहे.तथापि, FPDLINK मध्ये, FPDLINK ट्रान्समिशनची वेळ संपलेली असल्याने, जेव्हा मास्टर डेटा पाठवतो तेव्हा कोणतीही अडचण नसते, जास्तीत जास्त गुलामाला तो डेटा मास्टरने पाठवण्यापेक्षा काही घड्याळे नंतर प्राप्त होतो, परंतु जेव्हा गुलाम मास्टरला उत्तर देतो तेव्हा समस्या उद्भवते. , उदाहरणार्थ, जेव्हा ACK मास्टरला हस्तांतरित केल्यावर गुलाम ACK सह मास्टरला प्रतिसाद देतो, तेव्हा ते गुलामाने पाठवलेल्या वेळेपेक्षा आधीच उशीर झालेला असतो, म्हणजे तो आधीच FPDLINK विलंबातून गेला आहे आणि कदाचित तो वाढणे चुकले असेल. SCL च्या काठावर.
सुदैवाने, i2c प्रोटोकॉल ही परिस्थिती लक्षात घेते.i2c spec i2c स्ट्रेच नावाची प्रॉपर्टी निर्दिष्ट करते, याचा अर्थ असा आहे की I2c स्लेव्ह ACK पाठवण्यापूर्वी SCL खाली खेचू शकतो जर ते तयार नसेल तर SCL वर खेचण्याचा प्रयत्न करताना मास्टर अयशस्वी होईल जेणेकरून मास्टर प्रयत्न करत राहील. SCL वर खेचा आणि ची प्रतीक्षा करा, म्हणून FPDLINK स्लेव्ह बाजूला i2c वेव्हफॉर्मचे विश्लेषण करताना, आम्हाला आढळेल की प्रत्येक वेळी स्लेव्ह ॲड्रेसचा भाग पाठवला जातो तेव्हा फक्त 8 बिट असतात आणि ACK नंतर प्रतिसाद दिला जाईल.
TI ची FPDLINK चिप या वैशिष्ट्याचा पुरेपूर फायदा घेते, प्राप्त झालेल्या i2c वेव्हफॉर्मला फॉरवर्ड करण्याऐवजी (म्हणजे प्रेषकाप्रमाणेच बॉड दर ठेवण्याऐवजी), ती FPDLINK चिपवर सेट केलेल्या बॉड दराने प्राप्त डेटा पुन्हा पाठवते.त्यामुळे FPDLINK स्लेव्ह बाजूला i2c वेव्हफॉर्मचे विश्लेषण करताना हे लक्षात घेणे महत्त्वाचे आहे.CPU i2c बॉड दर 400K असू शकतो, परंतु FPDLINK चिपमधील SCL उच्च आणि निम्न सेटिंग्जवर अवलंबून, FPDLINK स्लेव्ह साइडवरील i2c बॉड दर 100K किंवा 1M आहे.
