DS90UB914ATRHSRQ1 मूळ ब्रँड नवीन QFN DS90UB914ATRHSRQ1 सेल्समन री-व्हॅलिडेट ऑफर प्लीजसह
उत्पादन गुणधर्म
| TYPE | वर्णन | निवडा |
| श्रेणी | एकात्मिक सर्किट्स (ICs) इंटरफेस सीरियलायझर्स, डिसिरियलायझर्स |
|
| Mfr | टेक्सास इन्स्ट्रुमेंट्स | |
| मालिका | ऑटोमोटिव्ह, AEC-Q100 | |
| पॅकेज | टेप आणि रील (TR) कट टेप (CT) Digi-Reel® |
|
| उत्पादन स्थिती | सक्रिय | |
| कार्य | Deserializer | |
| डेटा दर | 1.4Gbps | |
| इनपुट प्रकार | FPD-लिंक III, LVDS | |
| आउटपुट प्रकार | LVCMOS | |
| इनपुटची संख्या | 1 | |
| आउटपुटची संख्या | 12 | |
| व्होल्टेज - पुरवठा | 1.71V ~ 3.6V | |
| कार्यशील तापमान | -40°C ~ 105°C (TA) | |
| माउंटिंग प्रकार | पृष्ठभाग माउंट | |
| पॅकेज / केस | 48-WFQFN उघड पॅड | |
| पुरवठादार डिव्हाइस पॅकेज | 48-WQFN (7x7) | |
| मूळ उत्पादन क्रमांक | DS90UB914 | |
| SPQ | 1000PCS |
सीरिअलायझर/डिसेरियलायझर (SerDes) ही फंक्शनल ब्लॉक्सची एक जोडी आहे जी सामान्यतः हाय स्पीड कम्युनिकेशन्समध्ये मर्यादित इनपुट/आउटपुटची भरपाई करण्यासाठी वापरली जाते.हे ब्लॉक प्रत्येक दिशेने अनुक्रमांक डेटा आणि समांतर इंटरफेस दरम्यान डेटा रूपांतरित करतात."SerDes" हा शब्द सामान्यपणे विविध तंत्रज्ञान आणि अनुप्रयोगांमध्ये वापरल्या जाणाऱ्या इंटरफेसचा संदर्भ देतो.SerDes चा प्राथमिक वापर एका ओळीवर डेटा ट्रान्समिशन प्रदान करणे किंवा एविभेदक जोडीI/O पिन आणि इंटरकनेक्ट्सची संख्या कमी करण्यासाठी.
मूलभूत SerDes फंक्शन दोन फंक्शनल ब्लॉक्सचे बनलेले आहे: पॅरलल इन सीरियल आउट (पीआयएसओ) ब्लॉक (उर्फ पॅरलल-टू-सिरियल कन्व्हर्टर) आणि सिरीयल इन पॅरलल आउट (एसआयपीओ) ब्लॉक (उर्फ सिरीयल-टू-पॅरलल कन्व्हर्टर).4 भिन्न SerDes आर्किटेक्चर आहेत: (1) समांतर घड्याळ SerDes, (2) एम्बेडेड क्लॉक SerDes, (3) 8b/10b SerDes, (4) बिट इंटरलीव्हड SerDes.
PISO (समांतर इनपुट, सिरीयल आउटपुट) ब्लॉकमध्ये सामान्यत: समांतर घड्याळ इनपुट, डेटा इनपुट लाइन्स आणि इनपुट डेटा लॅचेस असतात.हे अंतर्गत किंवा बाह्य वापरू शकतेफेज-लॉक लूप (पीएलएल)येणाऱ्या समांतर घड्याळाचा अनुक्रमांक वारंवारता पर्यंत गुणाकार करण्यासाठी.PISO च्या सर्वात सोप्या फॉर्ममध्ये एकल आहेशिफ्ट रजिस्टरजे प्रति समांतर घड्याळात एकदा समांतर डेटा प्राप्त करते आणि उच्च अनुक्रमांक घड्याळ दराने ते बाहेर हलवते.अंमलबजावणी देखील a चा वापर करू शकतेदुहेरी बफर केलेलेटाळण्यासाठी नोंदणी करामेटास्टेबिलिटीघड्याळ डोमेन दरम्यान डेटा हस्तांतरित करताना.
SIPO (सिरियल इनपुट, पॅरलल आउटपुट) ब्लॉकमध्ये सामान्यत: रिसीव्ह क्लॉक आउटपुट, डेटा आउटपुट लाइन्स आणि आउटपुट डेटा लॅचेस यांचा संच असतो.प्राप्त घड्याळ सीरियलद्वारे डेटामधून पुनर्प्राप्त केले गेले असावेघड्याळ पुनर्प्राप्तीतंत्रतथापि, जे SerDes घड्याळ प्रसारित करत नाहीत ते PLL ला योग्य Tx वारंवारता लॉक करण्यासाठी संदर्भ घड्याळ वापरतात, कमी टाळतातहार्मोनिक फ्रिक्वेन्सीमध्ये उपस्थितडेटा प्रवाह.SIPO ब्लॉक नंतर येणारे घड्याळ समांतर दराने विभाजित करते.अंमलबजावणीमध्ये सामान्यत: दुहेरी बफर म्हणून दोन रजिस्टर जोडलेले असतात.एक रजिस्टर सिरियल स्ट्रीममध्ये घड्याळासाठी वापरले जाते, आणि दुसरे धीमे, समांतर बाजूसाठी डेटा ठेवण्यासाठी वापरले जाते.
काही प्रकारच्या SerDes मध्ये एन्कोडिंग/डिकोडिंग ब्लॉक्सचा समावेश होतो.या एन्कोडिंग/डीकोडिंगचा उद्देश सामान्यत: सिग्नल ट्रांझिशनच्या दरावर कमीत कमी सांख्यिकीय मर्यादा घालणे हा आहे.घड्याळ पुनर्प्राप्तीप्राप्तकर्ता मध्ये, प्रदान करण्यासाठीफ्रेमिंग, आणि प्रदान करण्यासाठीडीसी शिल्लक.
DS90UB914A-Q1 साठी वैशिष्ट्ये
- ऑटोमोटिव्ह ॲप्लिकेशन्स AEC-Q10025-MHz ते 100-MHz इनपुट पिक्सेल क्लॉक सपोर्टसाठी पात्र
- डिव्हाइस तापमान ग्रेड 2: –40℃ ते +105℃ वातावरणीय ऑपरेटिंग तापमान श्रेणी
- डिव्हाइस HBM ESD वर्गीकरण पातळी ±8kV
- डिव्हाइस CDM ESD वर्गीकरण स्तर C6
- प्रोग्राम करण्यायोग्य डेटा पेलोड: 400-kHz वर I2C समर्थनासह सतत कमी विलंब द्विदिशात्मक नियंत्रण इंटरफेस चॅनेल
- 100-MHz पर्यंत 10-बिट पेलोड
- 75-MHz पर्यंत 12-बिट पेलोड
- 2:1 दोन इनपुट इमेजेसमधून निवडण्यासाठी मल्टीप्लेक्सर
- 15-m पेक्षा जास्त कोएक्सियल किंवा 20-m शील्ड ट्विस्टेड-पेअर केबल्स प्राप्त करण्यास सक्षम
- मजबूत पॉवर-ओव्हर-कोएक्सियल (PoC) ऑपरेशन
- रिसीव्ह इक्वलाइझर केबलच्या नुकसानीतील बदलांसाठी आपोआप जुळवून घेतो
- लिंक अखंडता प्रमाणित करण्यासाठी लॉक आउटपुट रिपोर्टिंग पिन आणि @SPEED BIST निदान वैशिष्ट्य
- 1.8-V वर एकल वीज पुरवठा
- ISO 10605 आणि IEC 61000-4-2 ESD अनुरूप
- प्रोग्रामेबल स्प्रेड स्पेक्ट्रम (एसएससीजी) आणि रिसीव्हर स्टॅगर्ड आउटपुटसह EMI/EMC शमन
DS90UB914A-Q1 साठी वर्णन
DS90UB914A-Q1 डिव्हाइस उच्च-स्पीड फॉरवर्ड चॅनेलसह FPD-Link III इंटरफेस आणि एकाच कोएक्सियल केबल किंवा विभेदक जोडीवर डेटा ट्रान्समिशनसाठी द्विदिशात्मक नियंत्रण चॅनेल ऑफर करते.DS90UB914A-Q1 डिव्हाइस हाय-स्पीड फॉरवर्ड चॅनेल आणि द्विदिश नियंत्रण चॅनेल डेटा पथ दोन्हीवर विभेदक सिग्नलिंग समाविष्ट करते.ईसीयू (इलेक्ट्रॉनिक कंट्रोल युनिट) मधील इमेजर आणि व्हिडिओ प्रोसेसर यांच्यातील कनेक्शनसाठी डिसिरियलायझर लक्ष्यित आहे.हे उपकरण 12-बिट पिक्सेल खोली आणि द्विदिशात्मक नियंत्रण चॅनेल बससह दोन सिंक्रोनायझेशन सिग्नल आवश्यक असलेल्या व्हिडिओ डेटा चालविण्यास योग्य आहे.
डिसिरिलायझरमध्ये दोन इनपुट इमेजर, एका वेळी एक सक्रिय, निवडण्याची परवानगी देण्यासाठी मल्टीप्लेक्सर आहे.प्राथमिक व्हिडिओ ट्रान्सपोर्ट 10-बिट किंवा 12-बिट डेटाला एकाच हाय-स्पीड सीरियल स्ट्रीममध्ये रूपांतरित करते, तसेच वेगळ्या कमी लेटन्सी द्विदिशात्मक नियंत्रण चॅनेल ट्रान्सपोर्टसह जे I2C पोर्टवरून नियंत्रण माहिती स्वीकारते आणि व्हिडिओ ब्लँकिंग कालावधीपासून स्वतंत्र असते.
TI च्या एम्बेडेड घड्याळ तंत्रज्ञानाचा वापर करून, असममित-द्विदिश नियंत्रण चॅनेल माहिती घेऊन, एकल विभेदक जोडीवर पारदर्शक पूर्ण-डुप्लेक्स संप्रेषण करण्यास अनुमती देते.हा सिंगल सीरियल स्ट्रीम समांतर डेटा आणि घड्याळ मार्गांमधील स्क्यू समस्या दूर करून पीसीबी ट्रेस आणि केबलवर विस्तृत डेटा बस हस्तांतरित करणे सुलभ करते.हे डेटा मार्ग संकुचित करून सिस्टम खर्चात लक्षणीय बचत करते ज्यामुळे PCB स्तर, केबल रुंदी आणि कनेक्टर आकार आणि पिन कमी होतात.या व्यतिरिक्त, डिसिरिलायझर इनपुट्स जास्त अंतरावरील मीडियाकडून झालेल्या नुकसानाची भरपाई करण्यासाठी अनुकूली समानीकरण प्रदान करतात.अंतर्गत DC-संतुलित एन्कोडिंग/डीकोडिंगचा वापर AC-कपल्ड इंटरकनेक्टला सपोर्ट करण्यासाठी केला जातो.
